PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-173390

(43) Date of publication of application: 10.07.1989

(51)Int.CI.

G11C 11/34

(21)Application number : 62-330066

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

28.12.1987


(72)Inventor: TSUCHIDA KENJI

(54) SEMICONDUCTOR STORAGE

(57)Abstract:

PURPOSE: To decrease the clamp potential of a common source wiring, simultaneously decrease a constant at a discharging time constant and to shorten the sense time of a column bar pattern by dividing and arranging a sense amplifier driving circuit in the both edge parts of the common source wiring.

CONSTITUTION: In the both edges of a common source wiring the inverse of SAN of a bit line sense amplifier SA which is arranged along a core circuit, sense amplifier driving circuits 4a and 4b are provided and controlled by a low block selecting signal RBS and a sense amplifier activating signal SEN. A word line WLO is selected and only a first column is caused to be '0'. Then, when a sense is started, the driving circuits 4a and 4b are simultaneously operated and the both edges of the common source wiring the inverse of SAN are linked to a VSS. Accordingly, transistors Q4, Q6...Q8 after an SA2 are turned on and the charge of a bit line is discharged in the two directions of the inverse of SAN. Accordingly,



the resistance value of the wiring the inverse of SAN goes to be 1/2 of the conventional value and the clamp potential falls down. Then, the discharging constant is decreased and a sense amplifier transistor Q1 in the column of '0' data is turned on with a rapid timing.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平1-173390

⑤Int Cl.¹

識別記号

庁内整理番号

❸公開 平成1年(1989)7月10日

G 11 C 11/34

353

E - 8522 - 5B

審査請求 未請求 発明の数 1 (全5頁)

の発明の名称 半導体記憶装置

②特 願 昭62-330066

29出 頭 昭62(1987)12月28日

69発明者 土田

二 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

20代 理 人 弁理士 鈴江 武彦 外2名

明如白皙

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

1トランジスタ/1キャパシタからなるメモリセルを配列したメモリアレイと、このメモリアレイと、つの抜数のピット線対にそれぞれ設けられたダイナミック型センスアンプと、このセンスアンブ列をその共通ソース配線をプリチャージ電位から引下げることにより活性化するセンスアンプ駆動回路とを有する半導体記憶装置において、前記センスアンプ駆動回路は前記共通ソース配線の両端部に分割配置したことを特徴とする半導体記憶装置。3.発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、半導体記憶装置に係り、特に1トランジスタ/1キャパシタからなるメモリセルを用いたダイナミック型RAM(DRAM)に関する。

(従来の技術)

MOSトランジスタを集積した半導体記憶装置の中で、DRAMは、メモリセル占有面額が小さいため高集積化に最も適している。最近、最小加工寸法1μπ以下の4MビットDRAMが国内外で発表され、その量産も近い。この様な高集積化DRAMにおいて、微細化によるMOSトランジスタのスイッチング速度の向上のみで高速性を追求することは限界にきており、一層の高速性に対する要求が強い。

DRAMの高速化にとって大きい陳客になっているものの一つに、セル・データを検出増幅するセンスアンプのセンス時間がある。センス時間は、メモリアレイに沓き込んだデータ・パターンに大きく影響され、最もセンス時間が長くなるデータ・パターンによってアクセス・タイムが規定される。この事情を以下に図面を用いて説明する。

第 3 図は、 D R A M のセンスアンブを中心としたコア回路部の構成を示している。 ビット線対 B L 、 \overline{B} L (B L 。 , \overline{B} L 1 、 \overline{B} L 1 ,

特開平1-173390(2)

…)とワード線WL(WLo, WLi, …)が交 差配設されて、その各交差位置にメモリセルM (M₁ 1 , M₁ 2 , …) が配置されている。 1 は、ロウ・デコーダ及びワード線駆動回路であ る。各ピット線対BL、BLには、MOSトラン ジスタ (Q1, Q2), (Q3, Q4), …から なるダイナミック型センスアンプSA(SA1. SA2. …) が按統されている。各ピット線対 B L , B L はまた、M O S トランジスタ (Qıı, Q₁₂,), (Q₁₃, Q₁₄), ... からなるカ ラム選択ゲートを介して入出力線1/0, 1/0 に接続されている。2は、カラム・デコーダであ り、その出力につながるカラム選択線CSLc, CSLi, …によりカラム選択ゲートが駆動され る。入出力線 1 / 0 , 1/0 は出力バッファ 3 に 接続されている。ビット級センスアンプSA列の MOSトランジスタの共通ソース配線SANは、 センスアンプを活性化するためのセンスアンプ駆 : 動回路4に接続されている。センスアンプ駆動回 路4の主要構成要素は、ロウ・ブロック選択信号

RBSとセンスアンブ活性化信号SENの論理額によって選択されてオンとなる活性化用MOSトランジスタQ。であり、これが共通ソース配線 SANをプリチャージ電位から接地電位に引下げる働きをする。

B L 2 = … = B L n = 2. 66 V である。 残りの ビット線は全て2.5∨である。次にロウ・アド レスにより決定されるロウ・ブロック選択信号R BSとセンスアンプ活性化信号SENによりセン スアンプ駆動回路4が動作すると、センスアンプ 列の共通ソース配線SANが低電位に引下げられ、 センスが開始される。センスアンプSAを構成す るMOSトランジスタQ」~Q8のしきい値を例 えば1Vとすると、共通ソース配線SANの電位 がプリチャージ他位(1/2) Vcc = 2.5 V から下がって1.66 Vとなった時にまず、カラ ム選択線CSL1, CSL2, ..., CSLn で選 ばれるべきカラムのセンスアンプSA2. SA3. · ··· のMOSトランジスタQ 4 , Q 6 , ··· , Q g が オンになる。この結果、これらのMOSトランジ スタを介して *1 * データのピット線 B L の電荷 が放電し始める。ところがこのとき、第2図に破 線で示したように、共通ソース配線 SANの電位 はある値にクランプされたように暫くの時間保た れる。その間、"0" データのピット線のMOS

トランジスタQ:はオンになることができず、こ のカラムのセンスが大きく遅れる。これはより貝 体的には、次のような理由による。共通ソース配 線SANは、ワード線方向に長いコア回路を走っ て配設されるため、第3回に示した配線抵抗 R 1 が比較的大きい値をもつ。また、Vss電源線に も配線抵抗R2が存在する。これらの配線抵抗を 介して、先に説明したように多数のピット線の容 量を放電するため、その放電時定数はかなり大き いものとなる。そしてこの際、ピット線センスア ンプSAのオンとなったMOSトランジスタのオ ン抵抗が、共通ソース配線SANの危位変化に対 応してダイナミックに変化する結果、放電電流が 次第に大きくなる。これらの効果として、共通ソ ース配線 SANの単位があたかもクランプされた ような状態になる。この状態を脱して初めて、 "0" 続出しのカラムのセンスアンプSAiのト

こうして、カラム・パー・パターンの場合には、 *0 * 読出しカラムのセンスが *1 * 読出しカラ

ランジスタQ」はオンになる。

ムのそれに比べて大幅に遅れる。このため、カラム選択線を駆動するタイミングは、予めプリチャージされた入出力線のデータによりピット線データを破壊されるのを防止する必要性から、「Oで統出しのカラムのセンスが十分に行われた時点まで徒たなければならない。

(発明が解決しようとする問題点)

以上のように従来の高集額化したDRAMでは、データ・パターンによってセンス時間が異なり、特にカラム・バー・パターンのセンス時間が長くなる。従ってカラム・バー・パターンの場合のセンス時間を考慮してピット線と入出力線を接続する選択ゲートを制御する必要があり、これがDRAMのアクセス時間の短縮にとって大きい障害となっていた。

本発明は、この様な問題を解決したDRAMを 提供することを目的とする。

[発明の構成]

Ì

(問題点を解決するための手段)

本苑明にかかるDRAMは、センスアンプ列

路に沿って配設されたビット線センスアンブ S A の共通ソース配線 S A N の 両端にそれぞれセンスアンブ駆動回路 4 a , 4 b を設けていることである。これら二つのセンスアンブ駆動回路 4 a , 4 b は同時に、ロウ・ブロック選択信号 R B S 及びセンスアンブ活性化信号 S E Nにより制御される。

の共通ソース配線の電位をプリチャージ電位から引下げるためのセンスアンプ駆動回路を、共通ソース配線の両端(即ちメモリアレイの両側)に分割して配置したことを特徴とする。

(作用)

本免明の構成とすれば、ビット線からVsss 電紙線に至る放電電流パスを二方向に設けること により、ビット線センスアンプの共通ソース配線 の抵抗を等価的に半減させることができる。この 結果、共通ソース配線の前述したクランプ電位を 下げることができ、同時に放揺時定数を小さくす ることができ、カラム・バー・パターンのセンス 時間の頻縮が可能になる。

(実施例)

以下、本発明の実施例を説明する。!

第1図は、一実施例のDRAMのコア部の協成を示す。第3図と対応する部分には第3図と同一符号を付して詳細な説明は省略する。メモリアレイ及びその周辺回路の基本構成は、従来と同様である。従来と異なる点は、図示のようにコア回

抗値は等価的に従来の約1/2になり、第2図に示したようにクランプ電位は低くなる。また放電時定数も従来より小さくなる。この結果、「0・データのカラムのセンスアンプ・トランジスタ Q」は速いタイミングでオンになる。

 大により対応しようとすると、チップ面積の大幅な増大をもたらす。本発明は、この様な難点をもたらすことなく、効果的にセンス時間の短縮を可能とする。

[発明の効果]

以上述べたように本党明によれば、センスアンプ駆動回路を分割配置することによって、高集積化したDRAMのセンス時間を効果的に短縮することができ、高速のDRAMを実現することができる。

4. 図面の簡単な説明

第1図は、本発明の一実施例のDRAMのコア回路部の構成を示す図、第2図はその動作を説明するための波形図、第3図は従来のDRAMのコア回路部の構成を示す図である。

M (M 1 1 , M 1 2 , …) … メモリセル、SA(SA1 , SA2 , …) … ダイナミック型センスアンプ、SAN… 共通ソース配線、 1 … ロウ・デコーダ/ワード線駆動回路、 2 … カラム・デコーダ、 3 … 入出力バッファ、 4 a , 4 b … センスア

ンプ駆動回路。

出願人代理人 弁理士 给江武总

